Glück gehabt Drache Technologie Shenzhen Co., Ltd.
+86-755-23074100
Kontaktieren Sie uns
  • TEL:+8618948705000
  • E-Mail:sales@Ldtac.com
  • Hinzufügen: 5. Etage, Gebäude 1, Jinshan Industrial Park, 375, Abschnitt Xixiang, Guangshen Road, Xixiang Street, Bezirk Baoan, Stadt Shenzhen, Provinz Guangdong, China
Hochgeschwindigkeits-Digital-PCB

Hochgeschwindigkeits-Digital-PCB

Digitale Hochgeschwindigkeits-PCBs erfordern eine strenge Kontrolle der elektrischen, thermischen und mechanischen Parameter, um die Signalintegrität (SI) und die Leistungsintegrität (PI) bei Multi-{1}Gigabit-Geschwindigkeiten aufrechtzuerhalten.

Anfrage senden
  • Beschreibung

    Hochgeschwindigkeits-Digital-PCB

     

    Entwickelt für geringe Signaldämpfung, präzise Impedanzsteuerung und minimales Übersprechen bei Hochfrequenz-Datenübertragungsanwendungen. Gebaut nach den strengen IPC-A-600-Standards der Klasse 2/3 unter Verwendung spezieller verlustarmer Dielektrika.

     

    Produktübersicht

     

    Digitale Hochgeschwindigkeits-PCBs erfordern eine strenge Kontrolle der elektrischen, thermischen und mechanischen Parameter, um die Signalintegrität (SI) und die Leistungsintegrität (PI) bei Multi-{1}Gigabit-Geschwindigkeiten aufrechtzuerhalten. Wir fertigen Multilayer- und HDI-Boards unter Verwendung von Laminaten mit extrem -niedrigen-Verlusten (Megtron 6/7, Rogers RO4000-Serie, Isola Tachyon/I{8}}Speed), die auf exakte Stack-Up-Simulationen abgestimmt sind. Diese Karten sind für Datenraten von mehr als 10 Gbit/s bis 112 Gbit/s PAM4 konzipiert und verringern Einfügedämpfung, Zeitversatz und elektromagnetische Störungen (EMI) in anspruchsvoller Netzwerk- und Computerhardware.

     

    Technische Spezifikationen

     

    Parameter

    Spezifikationsbereich

    Anzahl der Ebenen

    2 bis 40 Schichten

    Plattenstärke

    0,40 mm bis 6,00 mm ( +/- 10 % )

    Min. Spur / Leerzeichen

    2,0 mil / 2,0 mil ( 50 um / 50 um )

    Min. Laser-Via-Lochgröße

    3,0 mil (75 um)

    Impedanztoleranz

    +/- 5 % (typisch für kritische Differentialpaare)

    Unterstützte Materialien

    Rogers RO4000/RO3000, Panasonic Megtron 4/6/7, Isola Tachyon/Turbo, Nelco N4000-13SI

    Oberflächenbeschaffenheit

    ENIG, ENEPIG, Immersionssilber, Immersionszinn, OSP, Hartgold

    Max. Seitenverhältnis

    Bis zu 18:1 (Durchgangsloch), 20:1 (Microvia)

    Spezielle Prozesse

    Hinteres-Bohren (Stummellänge<= 0.2mm), Stacked/Staggered Microvias, Resin Plugged Vias

     

    Hauptmerkmale

     

    Kontrollierte dielektrische Eigenschaften:Verwendet Laminatmaterialien mit streng kontrolliertem Dk (2,2 bis 4,5) und niedrigem Df (< 0.005) to reduce signal propagation delay and dielectric loss.


    Kontrollierte Impedanzpräzision:Bei TDR-Tests (Time Domain Reflectometry) wird vor dem Versand die Single-Ended- (50 Ohm) und Differential-Impedanz (85 Ohm / 100 Ohm) innerhalb der Grenzen von +/- 5 % überprüft.


    Stub-Reduktion durch Hinter-Bohren:Mechanisch gesteuertes-Tiefenbohren eliminiert Stub-Resonanzen bei Hochgeschwindigkeits-Durchgangsrohren und bewahrt die Augendiagrammöffnungen bei Frequenzen über 10 GHz.


    Fortschrittliche HDI- und Microvia-Architekturen:Unterstützt beliebige -Layer-HDI- und 3+N+3-Konstruktionen, um dichte Fanouts für BGAs mit feinem{4}Pitch (bis zu einem Pitch von 0,4 mm) sicherzustellen.

     

    Anwendungen

    Rechenzentrum und Cloud Computing

    Core-Switches, Linecards mit hoher -Dichte und Motherboards für Unternehmensserver.

    Telekommunikation

    5G-Basisstations-RU/DU-Einheiten, optische 100G/400G-Transceiver und Routing-Backplanes.

    Automobilsysteme

    ADAS-Sensorfusionsmodule, LiDAR-Verarbeitungseinheiten und Infotainment-Controller mit hoher Bandbreite.

    Testen und Messen

    Oszilloskop-Probekarten mit hoher-Bandbreite und automatisierte Testgeräte (ATE).

     

    Anpassung

     

    Stack-Up-Optimierung:Technische Überprüfung der vom Kunden-bereitgestellten Stapel- mithilfe der Feldlöser SI8000/9000 von Polar Instruments zur Anpassung des Kupfergewichts, der Prepreg-Dicke und der Leiterbahngeometrie.


    Materialsubstitution:Querverweise auf alternative Laminatqualitäten (z. B. passende Nelco- oder Isola-Eigenschaften), um Vorlaufzeiten oder Kostenziele einzuhalten, ohne den thermischen Ausdehnungskoeffizienten (CTE) zu beeinträchtigen.


    Integration des Wärmemanagements:Einbetten von Kupfermünzen, thermischen Via-Arrays oder schweren Kupferebenen (bis zu 4 Unzen Innen-/Außenschichten) zur lokalen Wärmeableitung.

     

    Qualitätskontrolle und -interne Fertigungsmöglichkeiten

     

    Eigene Fertigung und Messtechnik:Die Produktion nutzt automatisierte LDI-Systeme (Laser Direct Imaging), hochpräzise CNC-Fräsmaschinen und Orbotech AOI-Linien (Automated Optical Inspection).


    Elektrische und physikalische Überprüfung:

    • 100 % elektrische Netzlistenprüfung mit Flying-Probe-Testern (ET-9000) oder vorrichtungsbasierten Testern.
    • Impedanz-Coupon-Tests pro Panel mit speziellen TDR-Oszilloskopen.
    • Die Mikroschliffanalyse wurde unter metallurgischen Mikroskopen ausgewertet, um die Dicke der Kupferbeschichtung, die Integrität der Zylinderwand und den dielektrischen Abstand zu überprüfen.


    Prozessrückverfolgbarkeit:Auf jeder Platte eingravierte Laser-Matrix-Barcodes verknüpfen Produktionsparameter, chemische Badprotokolle und Bediener-IDs mit bestimmten Chargenlieferungen.

     

    Herstellung und Zertifizierungen

    Einrichtungsstandards

    Nach ISO 9001:2015, IATF 16949 (Automotive Quality Management) und ISO 14001:2015 zertifizierte Produktionsumgebung.

    Einhaltung

    RoHS- und REACH-konforme Materialbeschaffung; UL-Entflammbarkeitsklasse UL 94V-0 zertifiziert (Datei E350000).

    IPC-Konformität

    Die Fertigung erfolgt streng nach den Standards IPC-A-600 (Akzeptanz von Leiterplatten) Klasse 2 und Klasse 3/3A.

     

    Verpackung und Lieferung

     

    Verpackung:Vakuumversiegelte antistatische Beutel mit Kieselgel-Trockenmittel und Feuchtigkeitsanzeigekarten (HIC), gepolstert mit geschichtetem EPE-Schaum in doppelwandigen Exportkartons aus Wellpappe. Für die Empfindlichkeitsstufen IPC/JEDEC J-STD-033 gelten Moisture Barrier Bags (MBB).


    Logistik:Der Versand erfolgt per Luftfracht (DHL, FedEx, UPS) oder beschleunigter Seefracht gemäß Incoterms 2020 (FOB, EXW, DDP). Die standardmäßige Schnelllieferung von Prototypen dauert zwischen 5 und 10 Tagen. Die Serienproduktion dauert je nach Schichtanzahl und Materialverfügbarkeit 2 bis 4 Wochen.

     

    FAQ

     

    F: Welche Dateiformate sind erforderlich, um mit der Stapelverifizierung und -herstellung zu beginnen?

    A: Gerber RS-274X- oder ODB++-Herstellungsdateien, begleitet von einer IPC-überarbeiteten Bohrzeichnung, einer expliziten Spezifikationstabelle für den Schichtaufbau und Herstellungshinweisen mit detaillierten Impedanzzielen.

    F: Wie überprüfen Sie die kontrollierte Impedanz vor dem Versand?

    A: Zu jedem Produktionspanel gehören spezielle Testcoupons, die der Leiterbahnbreite, dem Abstand und den Referenzebenen des Zieldesigns entsprechen. Diese Coupons werden mit TDR-Geräten gemessen und jeder Charge liegen individuelle Testberichte bei.

    F: Können Sie vom Kunden-spezifizierte proprietäre Laminate mit geringem-Verlust verarbeiten?

    A: Ja. Wir verfügen über einen regelmäßigen Lagerbestand an gängigen Hochgeschwindigkeitsmaterialien von Rogers, Panasonic, Isola und Nelco. Für spezielle oder nicht-standardisierte Laminate kann während der technischen Anfragephase das vom Kunden-bereitgestellte Material oder die Beschaffung spezifischer Hersteller vereinbart werden.

    F: Was ist das maximal erreichbare Seitenverhältnis für durchkontaktierte -Löcher?

    A: Für die standardmäßige mechanische Durchkontaktierung- beträgt das maximale Seitenverhältnis 18:1. Für lasergebohrte Mikrovias in HDI-Konstruktionen beträgt das maximale Aspektverhältnis 1:1 (z. B. 75 µm Lochdurchmesser bei 75 µm Dielektrikumsdicke).

    F: Wie werden Hochgeschwindigkeitsleiterbahnen vor Phasenversatz geschützt, der durch Glasgewebe verursacht wird?

    A: Wir bieten eine Optimierung der Leiterbahn-Routing-Ausrichtung (z. B. Off-{0}}Winkel-Routing bei 5 Grad bis 10 Grad relativ zur Kett-/Füllrichtung der Glasfaser) und verwenden verteilte Glasgewebe-Dielektrika (z. B. 1078-, 2113-Glasarten), um lokale Dk-Schwankungen zu minimieren.

    F: Was ist Ihr Standardprotokoll, wenn in Gerber-Dateien eine Impedanzinkongruenz oder ein Verstoß gegen Designregeln festgestellt wird?

    A: Das Engineering hält die Produktion sofort an und gibt eine Engineering Query (EQ) aus, in der die spezifische Abweichung (z. B. Aufteilung der Referenzebene unter Differentialpaar) detailliert beschrieben wird, zusammen mit simulierten Anpassungsoptionen zur Genehmigung durch den Kunden.

     

    Fordern Sie ein Angebot an

     

    Laden Sie Ihre Gerber/ODB++-Dateien, Bohrzeichnungen und Stapel-Anforderungen hoch, um innerhalb von 24 Stunden eine formelle DFM-Bewertung (Design for Manufacturability) und ein Angebot zu erhalten.


    E-Mail:sales@Ldtac.com


    Erforderliche Daten:Gerber-Dateien, Stapeltabelle, Zielimpedanzwerte, Menge und gewünschter Lieferplan.

     

    Beliebte label: Hochgeschwindigkeits-Digital-Leiterplatten, China Hochgeschwindigkeits-Digital-Leiterplatten, Hersteller, Zulieferer, Fabrik

    Der nächste streifen: Kostenlose

(0/10)

clearall